Jensen Huang, Medalla de Honor del IEEE: de los chips gráficos a las fábricas de IA

El IEEE ha designado a Jensen Huang, fundador y director ejecutivo de Nvidia, receptor de su Medalla de Honor 2026, dotada con un premio de 2 millones de dólares. La presidenta y directora ejecutiva del IEEE, Mary Ellen Randall, anunció el galardón el 6 de enero en el Consumer Electronics Show de Las Vegas. La mención oficial reconoce su «liderazgo en el desarrollo de las unidades de procesamiento gráfico y su aplicación a la computación científica y la inteligencia artificial».

La formulación es más acotada que la imagen popular de Huang como figura empresarial. El IEEE está reconociendo una cadena de decisiones de arquitectura que convirtió un periférico para videojuegos en hardware paralelo de propósito general. Este perfil recorre esa cadena y señala dónde las afirmaciones se apoyan en cifras de los fabricantes y no en mediciones independientes.

01De diseñador de chips a fundador

Huang es BSEE por la Oregon State University y MSEE por Stanford. Trabajó en AMD y en LSI Logic antes de poner en marcha Nvidia. En LSI fue director de CoreWare, la estrategia de sistemas en un chip de la compañía, y antes había diseñado microprocesadores en AMD. Nvidia fue fundada en 1993 por Huang, Chris Malachowsky y Curtis Priem. Malachowsky procedía de Sun Microsystems. Priem había sido diseñador de chips gráficos en IBM y Sun. Huang ha sido presidente, director ejecutivo y miembro del consejo de administración desde el principio.

El problema que los fundadores se propusieron resolver era el de los gráficos 3D realistas en ordenadores personales. El primer intento no funcionó. El folleto de salida a bolsa de Nvidia señalaba que las ventas del NV1 cayeron a medida que se extendían Direct3D de Microsoft y OpenGL de SGI. La compañía dejó de vender el NV1 a principios de 1996. Después abandonó el desarrollo del NV2 y centró sus esfuerzos en el RIVA 128, que llegó al mercado en 1997 como procesador Direct3D de 128 bits. La lección fue construir sobre los estándares de software dominantes en lugar de competir con ellos. Ese hábito marcó la posterior estrategia de plataforma.

02La GPU: sacar la geometría de la CPU

En 1999 Nvidia lanzó la GeForce 256. La compañía la comercializó como la primera GPU del mundo, definida como un procesador de un solo chip con motores integrados de transformación, iluminación, configuración y recorte de triángulos, y renderizado, capaz de procesar al menos 10 millones de polígonos por segundo. Hasta entonces, los aceleradores 3D de la competencia ejecutaban esas funciones en la CPU del equipo. La excepción era el procesador independiente de transformación e iluminación de 3Dlabs.

Las cifras son modestas para los estándares actuales. Según Jon Peddie Research, el NV10 de 120 MHz se fabricó con el proceso de 220 nm de TSMC, con 17 millones de transistores en un die de 139 mm². Cuatro motores segmentados (pipelines) proporcionaban una tasa de relleno de 480 Mpix/s. El punto clave de la arquitectura era la división del trabajo. Las matemáticas de la geometría (posicionar, rotar e iluminar vértices) son aritmética regular y paralela en datos. Encaja mejor en un hardware ancho que en una CPU de propósito general.

Conviene tener presentes dos salvedades. La primera es que el término no era nuevo. Peddie señala que 3Dlabs introdujo «GPU» en 1997 para un motor programable de transformación e iluminación, de modo que la reivindicación de Nvidia se refiere a popularizar e integrar, no a acuñar. La segunda es que los materiales del IEEE describen una «GPU programable» en 1999. Las historias técnicas describen la GeForce 256 como una arquitectura que añadía transformación e iluminación por hardware y aumentaba el número de pipelines de píxeles fijos. La programabilidad en el sentido de los shaders llegó en generaciones posteriores.

03CUDA: convertir el pipeline en un ordenador

El paso que une los gráficos con la IA es el software. Antes de CUDA, quien quisiera aprovechar el paralelismo de la GPU para tareas ajenas a los gráficos tenía que reformular el problema como operaciones gráficas mediante OpenGL. Nvidia lanzó CUDA en 2006. La primera GPU compatible fue la GeForce 8800 GTX, presentada en noviembre de 2006 con la arquitectura G80. Esa generación introdujo los shaders unificados, de modo que todos los núcleos podían ejecutar cálculo general, y la 8800 GTX tenía 128. CUDA consta de tres partes: un lenguaje que extiende C/C++, una API y bibliotecas. Los programadores escriben «kernels», programas cortos que se ejecutan en una sola unidad de ejecución. Un trabajo grande se divide en muchas piezas pequeñas que se ejecutan en paralelo.

La respuesta del mercado fue al principio escéptica. El relato de Steven Witt en The New Yorker, según lo recoge Understanding AI, indica que Wall Street reaccionó con consternación. La recompensa llegó seis años después. Alex Krizhevsky e Ilya Sutskever, estudiantes de Geoffrey Hinton, entrenaron AlexNet con un par de GPU GTX 580, cada una con 512 unidades de ejecución. Eso les permitió entrenar una red cientos de veces más rápido de lo que habría permitido una CPU. AlexNet dependía de CUDA, y el resultado se considera ampliamente el inicio del auge del aprendizaje profundo.

Nvidia empezó entonces a incorporar funciones específicas para IA en el silicio. La V100, de la generación Volta (2017), añadió los Tensor Cores, unidades dedicadas a la multiplicación de matrices. Según el libro blanco de Nvidia, ofrecen hasta 125 TFLOPS Tensor, hasta 12 veces el rendimiento máximo de las operaciones FP32 estándar de la P100, la generación anterior. NVLink conectaba varias V100 a hasta 300 GB/s. La apuesta de diseño era que el aprendizaje profundo está dominado por la multiplicación de matrices, y que el ancho de banda de memoria y los enlaces entre chips importan tanto como la aritmética bruta.

04El salto de escala de la «fábrica de IA»

La misma lógica se aplica ahora a escala de rack. El GB200 NVL72 de Nvidia conecta 72 GPU Blackwell en un único dominio NVLink, con más de 1 PB/s de ancho de banda agregado y 30 TB de memoria unificada. La NVLink de quinta generación ofrece a cada GPU 1,8 TB/s de caudal bidireccional, que Nvidia sitúa en 14 veces el de PCIe Gen5. El objetivo es que un rack se comporte como un único acelerador para modelos de billones de parámetros. Nvidia afirma que la inferencia de LLM en tiempo real para esos modelos es 30 veces más rápida que con sistemas anteriores. Es una cifra del fabricante, y su base de comparación y su carga de trabajo importan.

El coste es físico. Las QuickSpecs de HPE para su NVL72 indican un TDP nominal de rack de 132 kW, con una potencia de diseño eléctrico máxima de unos 192 kW. El rack necesita una barra colectora de 50 V CC y un colector de refrigeración líquida. Un análisis del sector enumera la potencia de las instalaciones, los circuitos de refrigerante, el encapsulado, los plazos de entrega de memoria y la dependencia de CUDA entre las limitaciones sobre quién puede desplegar estos sistemas. La etiqueta «fábrica de IA», que Nvidia emplea para estas instalaciones, es una afirmación sobre la ingeniería de los centros de datos tanto como sobre los chips.

05Impacto, reconocimiento y preguntas abiertas

El propio resumen del IEEE es que la GPU impulsó avances en inteligencia artificial, informática y medicina. Entre los honores anteriores de Huang figuran el Premio Robert N. Noyce de la Semiconductor Industry Association, la Medalla de Fundador del IEEE y su elección para la National Academy of Engineering. El IEEE incluye también el Queen Elizabeth Prize for Engineering entre sus distinciones recientes. En el CES dijo que aceptaba la medalla en nombre de todos los magníficos empleados de Nvidia.

Hay varias cuestiones que el galardón no zanja:

• Atribución. La GPU, CUDA y la pila de IA fueron obra de grandes equipos, y otros habían tenido antes ideas sobre gráficos programables y computación en GPU. La medalla premia el liderazgo de Huang, como dice la mención, no una invención en solitario.
• Dependencia de una sola plataforma. El dominio de CUDA es una fortaleza para los desarrolladores y un riesgo de concentración para la industria. Competidores como Stream de AMD y DirectCompute de Microsoft aparecieron poco después de CUDA, pero no lo desplazaron.
• Eficiencia. Con potencias de más de 100 kW por rack, la electricidad y la refrigeración, y no solo el silicio, son los factores que limitan la escalabilidad futura.
• Evidencia. La mayoría de las cifras de rendimiento destacadas de los productos actuales las publican los propios fabricantes. Los datos de pruebas comparativas independientes van por detrás de los lanzamientos.

La medalla resulta llamativa en parte porque recae en alguien cuyo cometido principal es dirigir la empresa. También reconoce que, en este caso, las decisiones sobre arquitectura de producto, estrategia de software y cadena de suministro de chips no pueden separarse.